Bagaimana menyelesaikan masalah EMI dalam reka bentuk PCB Multilayer?

Adakah anda tahu bagaimana menyelesaikan masalah EMI semasa reka bentuk PCB pelbagai lapisan?

Biar saya beritahu awak!

Terdapat banyak cara untuk menyelesaikan masalah EMI. Kaedah penekanan EMI moden merangkumi: menggunakan lapisan penekan EMI, memilih bahagian penekan EMI yang sesuai dan reka bentuk simulasi EMI. Berdasarkan susun atur PCB yang paling asas, makalah ini membincangkan fungsi timbunan PCB dalam mengawal kemahiran penyinaran EMI dan reka bentuk PCB.

bas kuasa

Lompatan voltan keluaran IC dapat dipercepat dengan meletakkan kapasitansi yang sesuai di dekat pin daya IC. Walau bagaimanapun, ini bukan akhir masalah. Oleh kerana tindak balas frekuensi terhad kapasitor, tidak mungkin kapasitor menghasilkan daya harmonik yang diperlukan untuk menggerakkan output IC dengan bersih di jalur frekuensi penuh. Di samping itu, voltan sementara yang terbentuk pada bus kuasa akan menyebabkan penurunan voltan di kedua-dua hujung induktansi jalan pemutusan. Voltan sementara ini adalah sumber gangguan EMI mod biasa utama. Bagaimana kita dapat menyelesaikan masalah ini?

Sekiranya IC pada papan litar kami, lapisan daya di sekitar IC dapat dianggap sebagai kapasitor frekuensi tinggi yang baik, yang dapat mengumpulkan tenaga yang dibocorkan oleh kapasitor diskrit yang memberikan tenaga frekuensi tinggi untuk output bersih. Di samping itu, induktansi lapisan daya yang baik kecil, jadi isyarat sementara yang disintesis oleh induktor juga kecil, sehingga mengurangkan EMI mod biasa.

Sudah tentu, hubungan antara lapisan bekalan kuasa dan pin bekalan kuasa IC mestilah sesingkat mungkin, kerana kelebihan isyarat digital yang meningkat semakin cepat dan cepat. Lebih baik menyambungkannya terus ke pad di mana pin kuasa IC berada, yang perlu dibincangkan secara berasingan.

Untuk mengawal EMI mod biasa, lapisan kuasa mestilah sepasang lapisan kuasa yang dirancang dengan baik untuk membantu melepaskan dan mempunyai aruhan yang cukup rendah. Sebilangan orang mungkin bertanya, seberapa baiknya? Jawapannya bergantung pada lapisan daya, bahan antara lapisan, dan frekuensi operasi (iaitu, fungsi masa kenaikan IC). Secara umum, jarak lapisan daya adalah 6mil, dan interlayer adalah bahan FR4, jadi kapasitans setara per inci kuasa lapisan kira-kira 75pF. Jelas, semakin kecil jarak lapisan, semakin besar kapasitansinya.

Tidak banyak peranti dengan waktu kenaikan 100-300ps, tetapi mengikut kadar pengembangan semasa IC, peranti dengan waktu kenaikan dalam julat 100-300ps akan menempati perkadaran yang tinggi. Untuk litar dengan masa kenaikan 100 hingga 300 PS, jarak lapisan 3 mil tidak lagi berlaku untuk kebanyakan aplikasi. Pada masa itu, adalah perlu untuk menggunakan teknologi pemisahan dengan jarak antara lapisan kurang dari 1 juta, dan mengganti bahan dielektrik FR4 dengan bahan dengan pemalar dielektrik tinggi. Kini, seramik dan plastik pasu dapat memenuhi keperluan reka bentuk litar masa kenaikan 100 hingga 300ps.

Walaupun bahan dan kaedah baru dapat digunakan di masa depan, litar waktu kenaikan 1 hingga 3 ns biasa, jarak lapisan 3 hingga 6 mil, dan bahan dielektrik FR4 biasanya mencukupi untuk menangani harmonik kelas atas dan menjadikan isyarat sementara cukup rendah, iaitu , EMI mod biasa dapat dikurangkan dengan sangat rendah. Dalam makalah ini, contoh reka bentuk susun lapis PCB diberikan, dan jarak lapisan dianggap 3 hingga 6 mil.

pelindung elektromagnetik

Dari sudut pandang peralihan isyarat, strategi peletakan yang baik harus meletakkan semua jejak isyarat dalam satu atau lebih lapisan, yang berada di sebelah lapisan daya atau bidang tanah. Untuk bekalan kuasa, strategi pelapisan yang baik adalah lapisan daya berdekatan dengan bidang tanah, dan jarak antara lapisan daya dan bidang tanah harus sekecil mungkin, itulah yang kita sebut sebagai strategi "pelapisan".

Timbunan PCB

Apa jenis strategi susun yang dapat membantu melindungi dan menekan EMI? Skema susun lapis berikut mengandaikan bahawa arus bekalan kuasa mengalir pada satu lapisan dan voltan tunggal atau voltan berganda diedarkan di bahagian yang berlainan dari lapisan yang sama. Kes pelbagai lapisan kuasa akan dibincangkan kemudian.

Plat 4 lapis

Terdapat beberapa masalah yang berpotensi dalam reka bentuk laminasi 4 lapis. Pertama sekali, walaupun lapisan isyarat berada di lapisan luar dan satah daya dan arde berada di lapisan dalam, jarak antara lapisan kuasa dan bidang tanah masih terlalu besar.

Sekiranya keperluan kos adalah yang pertama, dua alternatif berikut untuk papan 4 lapis tradisional dapat dipertimbangkan. Kedua-duanya dapat meningkatkan prestasi penekanan EMI, tetapi mereka hanya sesuai untuk kes di mana ketumpatan komponen pada papan cukup rendah dan terdapat cukup luas di sekitar komponen (untuk meletakkan lapisan tembaga yang diperlukan untuk bekalan kuasa).

Yang pertama adalah skema pilihan. Lapisan luar PCB adalah semua lapisan, dan dua lapisan tengah adalah lapisan isyarat / kuasa. Bekalan kuasa pada lapisan isyarat diarahkan dengan garis lebar, yang menjadikan jalur impedans arus bekalan kuasa rendah dan impedans jalur mikrostrip isyarat rendah. Dari perspektif kawalan EMI, ini adalah struktur PCB 4-lapisan terbaik yang ada. Dalam skema kedua, lapisan luar membawa daya dan tanah, dan lapisan dua tengah membawa isyarat. Berbanding dengan papan 4 lapisan tradisional, peningkatan skema ini lebih kecil, dan impedans interlayer tidak sebaik papan 4 lapisan tradisional.

Sekiranya impedans pendawaian hendak dikawal, skema susun di atas harus berhati-hati meletakkan pendawaian di bawah bekalan dan pembumian kuasa tembaga. Di samping itu, pulau tembaga pada bekalan kuasa atau stratum harus saling berhubungan sebanyak mungkin untuk memastikan hubungan antara DC dan frekuensi rendah.

Plat 6 lapis

Sekiranya ketumpatan komponen pada papan 4 lapisan besar, plat 6 lapisan lebih baik. Walau bagaimanapun, kesan pelindung beberapa skema susun dalam reka bentuk papan 6-lapisan tidak cukup baik, dan isyarat sementara power bus tidak berkurang. Dua contoh dibincangkan di bawah.

Dalam kes pertama, bekalan kuasa dan tanah masing-masing diletakkan di lapisan kedua dan kelima. Oleh kerana impedansi bekalan kuasa berpakaian tembaga yang tinggi, sangat tidak menguntungkan untuk mengawal sinaran EMI mod biasa. Walau bagaimanapun, dari sudut kawalan impedans isyarat, kaedah ini sangat betul.

Dalam contoh kedua, bekalan kuasa dan tanah masing-masing diletakkan di lapisan ketiga dan keempat. Reka bentuk ini menyelesaikan masalah impedans berpakaian tembaga dari bekalan kuasa. Oleh kerana prestasi pelindung elektromagnetik lapisan 1 dan lapisan 6 yang lemah, mod pembezaan EMI meningkat. Sekiranya bilangan garis isyarat pada dua lapisan luar paling sedikit dan panjang garisan sangat pendek (kurang daripada 1/20 panjang gelombang harmonik tertinggi dari isyarat), reka bentuk dapat menyelesaikan masalah EMI mod pembezaan. Hasil kajian menunjukkan bahawa penekanan mod pembezaan EMI sangat baik apabila lapisan luar dipenuhi dengan tembaga dan kawasan berpakaian tembaga dibumikan (setiap selang 1/20 selang panjang gelombang). Seperti disebutkan di atas, tembaga harus diletakkan


Masa pengeposan: Jul-29-2020